# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000188329 A

(43) Date of publication of application: 04.07.00

(51) Int. CI

H01L 21/768 H01L 21/3205

(21) Application number: 10362935

(22) Date of filing: 21.12.98

(71) Applicant:

FUJITSU LTD FUJITSU VLSI LTD

(72) Inventor:

**NUNOFUJI WATARU HATANAKA KIMIE KOMADA DAISUKE WAKASUGI YUKIHIRO** HAIRI ISAMU

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE AND FORMATION OF MULTILAYERED WIRING **STRUCTURE** 


(57) Abstract:

PROBLEM TO BE SOLVED: To effectively protect an area under a contact hole with a simple constitution at the time of forming a wiring pattern groove in an interlayer insulating film, by blocking an opening with a resin plug by curing the resin plug at the time of forming a multilayered wiring structure by the dual damascene method.

SOLUTION: A contact hole 41 is formed through interlayer insulating films 39 and 37 and an SiN film 38. Then an i-line resist film is applied to an SiN reflection preventing film 40 so that the contact hole 41 may be filled up with the resist film by the spin coating method and the resist film is pre-baked. In addition, such a structure that the contact hole 41 is partially filled up with a resist plug 42A constituting part of the resist film is obtained by removing the resist film from the surface of the reflection preventing film 40, by evenly exposing the resist film to an Hg-i-line and developing the film with a developing solution. Then the resist plug 42A is

solidified by curing or baking the plug 42A by lapping a wafer while ultraviolet rays are projected upon the wafer.

COPYRIGHT: (C)2000, JPO



# (12) 公開特許公報(A)

(11)特許出願公開番号 特期2000-188329 (P2000-188329A)

(43)公開日 平成12年7月4日(2000.7.4)

(51) Int.Cl.7

識別記号

PΙ

テーマコート\*(参考)

H01L 21/768

21/3205

H01L 21/90 21/88 Α 5 F O 3 3

K

審査請求 未請求 請求項の数12 OL (全 10 頁)

(21)出顧番号

特顏平10-362935

(22)出願日

平成10年12月21日(1998, 12, 21)

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知県春日井市高蔵寺町2丁目1844番2

(72)発明者 布藤 渉

神奈川県川崎市中原区上小田中4丁目1番

1号 宫士通株式会社内

(74)代理人 100070150

弁理士 伊東 忠彦

最終頁に続く


#### (54) 【発明の名称】 半導体装置の製造方法および多層配線構造の形成方法

## (57)【要約】

【課題】 デュアルダマシン法による多層配線構造の形 成工程において、ドライエッチングによる配線溝形成時 のコンタクトホール底における損傷を抑制し、同時に配 線溝を、確実に所望の形状に形成する。

【解決手段】 層間絶縁膜中にコンタクトホールを形成 した段階でコンタクトホールをレジスト等の樹脂で埋 め、余分な樹脂を除去してレジストプラグを形成した 後、これを硬化させる。さらに硬化したレジストプラグ で埋められたコンタクトホールに重畳して配線溝を形成 する。

# (D)~(円)は、本発明の第1実施例による半導体装置の製造工程を示す図(その2)



1

### 【特許請求の範囲】

【請求項1】 層間絶縁膜中に開口部を形成する工程 Ł.

前記層間絶縁膜上に、前記開口部を埋めるように樹脂層 を形成する工程と、

前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解する ことにより除去する工程と、

前記開口部中に残留した樹脂層を硬化させる工程と、 前記開口部中に前記硬化した樹脂層が残留した状態で、 前記開口部に重畳するように、配線溝をドライエッチン 10 グ工程により形成する工程とを含むことを特徴とする半 導体装置の製造方法。

【請求項2】 前記樹脂層は感光性樹脂層よりなり、さ らに前記層間絶縁膜上から前記樹脂層を除去する工程 は、前記感光性樹脂層を、全面的に略一様に露光する工 程と、前記露光した感光性樹脂層を、前記溶媒として現 像液を使い、現像することにより除去する工程を含むこ とを特徴とする請求項1記載の半導体装置の製造方法。 【請求項3】 前記露光工程は、前記感光性樹脂層を、 前記開口部を解像しない波長の光により露光する工程よ 20 りなることを特徴とする請求項2記載の半導体装置の製 造方法。

【請求項4】 前記感光性樹脂は、前記開口部を解像し ない波長の光に感度を有することを特徴とする請求項3 記載の半導体装置の製造方法。

【請求項5】 前記露光工程は、前記感光性樹脂層を、 前記開口部の底まで露光しない所定のドーズ量以下のド ーズ量で実行されることを特徴とする請求項2記載の半 導体装置の製造方法。

ことを特徴とする請求項1~5のうち、いずれか一項記 載の半導体装置の製造方法。

【請求項7】 層間絶縁膜中に開口部を形成する工程 Ł.

前記層間絶縁膜上に、前記開口部を埋めるように樹脂層 を形成する工程と、

前記層間絶縁膜上から前記樹脂層を、溶媒中に溶解する ことにより除去する工程と、

前記開口部中に残留した樹脂層を硬化させる工程と、 前記開口部中に前記硬化した樹脂層が残留した状態で、 前記開口部に重畳するように、配線溝をドライエッチン グ工程により形成する工程とを含むことを特徴とする多 層配線構造の形成方法。

【請求項8】 前記樹脂層は感光性樹脂層よりなり、さ らに前記層間絶縁膜上から前記樹脂層を除去する工程 は、前記感光性樹脂層を、全面的に略一様に露光する工 程と、前記露光した感光性樹脂層を、前記溶媒として現 像液を使い、現像することにより除去する工程を含むこ とを特徴とする請求項7記載の多層配線構造の形成方 法。

【請求項9】 前記露光工程は、前記感光性樹脂層を、 前記開口部を解像しない波長の光により露光する工程よ りなることを特徴とする請求項8記載の多層配線構造の 形成方法。

【請求項10】 前記感光性樹脂は、前記開口部を解像 しない波長の光に感度を有することを特徴とする請求項 9記載の多層配線構造の形成方法。

【請求項11】 前記露光工程は、前記感光性樹脂層 を、前記開口部の底まで露光しない所定のドーズ量以下 のドーズ量で実行されることを特徴とする請求項8記載 の多層配線構造の形成方法。

【請求項12】 前記硬化工程は、ベーキング工程を含 むことを特徴とする請求項7~11のうち、いずれかー 項記載の多層配線構造の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は一般に半導体装置に 関し、特に高速半導体装置およびその製造方法に関す る。大規模集積回路の製造技術の進歩に伴い、集積回路 装置中に含まれる半導体装置の数は莫大なものになって いる。これに伴い、集積回路装置中において半導体装置 間を相互接続する配線パターンは必然的に複雑になって しまう。このような複雑な配線パターンを実現するた め、最近の半導体集積回路はいわゆる多層配線構造を採 用することが多い。多層配線構造では、間に層間絶縁膜 を挟んで複数の配線層が形成される。

【0002】とのような多層配線構造を使った場合に も、集積回路中の配線の総延長は実質的なものとなり、 集積密度の大きい高速半導体装置では、配線の時定数に 【請求項6】 前記硬化工程は、ベーキング工程を含む 30 起因する電気信号の遅れが深刻な問題となる。このよう な、いわゆる配線遅延の問題を軽減するため、最近では 従来集積回路中において配線に使われていたAIに代わ って、抵抗値の低いCuが使われるようになっている。 集積回路中におけるCu配線パターンの使用は、エレク トロマイグレーション耐性向上の観点からも有利であ る。CuはAlなど従来の多層配線構造で使われていた 金属材料と違って、ドライエッチングによるパターニン グが困難であるため、Cuを使った多層配線構造の形成 の際には、層間絶縁膜中に先に配線溝を形成しておき、 これをCuで埋めることによる配線パターンを形成する ダマシン法が一般に使われている。特に、コンタクトホ ールを先に形成した層間絶縁膜に配線溝を形成し、前記 コンタクトホールおよび配線溝をCu層の1回の堆積で 埋めてしまう、いわゆるデュアルダマシン法は、工程数 の削減に非常に有効である。

[0003]

【従来の技術】図1(A)~図2(E)は、従来のデュ アルダマシン法による多層配線構造の形成工程を示す。 図1(A)を参照するに、図示しない基板上に形成され 50 配線パターン12が埋め込まれた層間絶縁膜11上には 16上のSiN膜17も除去されている。

エッチングストッパ層となるSiN膜13を介して次の層間絶縁膜14が形成されており、前記層間絶縁膜14上には別のエッチングストッパ層を構成するSiN膜15を介して次の層間絶縁膜16が形成されている。さらに、前記層間絶縁膜16上には、SiN膜17が形成されている。

【0004】図1(A)の構造では、さらに前記層間絶 縁膜16および14を貫通して、前記配線パターン12 に対応したコンタクトホール18が、ドライエッチング 法により形成される。より具体的には、前記SiN膜1 10 7上にレジスト膜(図示せず)が堆積され、これをバタ ーニングすることにより、前記コンタクトホール18に 対応したレジスト開口部を前記レジスト膜中に形成す る。さらに、かかるレジスト開口部を介して前記SiN 膜17をドライエッチングによりパターニングすること により、前記SiN膜17中に前記レジスト開口部に対 応した開口部を形成する。 さらに、かかるSiN膜17 中の開口部を介して前記層間絶縁膜16を、エッチング ガスあるいはエッチング条件を変更してドライエッチン グすることにより、前記層間絶縁膜16中に前記SiN 20 膜15を露出する開口部を形成する。前記層間絶縁膜1 6を形成するドライエッチング工程は、前記SiN膜1 5が露出した時点で停止する。

【0005】さらに、エッチングガスあるいはエッチング条件を変更して前記SiN膜15をドライエッチングし、層間絶縁膜14が露出した時点でさらにエッチングガスあるいはエッチング条件を変更して前記層間絶縁膜14をドライエッチングし、前記コンタクトホール18を形成する。図1(A)の段階では、前記コンタクトホール18の底にSiNエッチングストッパ膜13が露出30している。すなわち、前記配線パターン12はSiN膜13により保護されている。

【0006】次に、図1(B)の工程において、前記S i N膜17上にレジスト膜19が堆積され、レジスト膜 19をフォトリソグラフィーによりパターニングすると とにより、前記レジスト膜19中に、層間絶縁膜16中 **に形成したいダマシン構造の配線パターンに対応した開** 口部19Aが形成される。さらに図1 (B) の工程で は、前記レジスト膜19をマスクに前記開口部19Aに おいて露出されたSiN膜17をドライエッチングによ りパターニングし、その結果露出された前記層間絶縁膜 16を、前記レジスト膜19をマスクにパターニングす ることにより、図1 (C) に示すように、前記層間絶縁 膜16中に配線溝16Aが、前記コンタクトホール18 に重畳して形成される。図1(C)の工程では、前記S iN膜17をドライエッチングによりパターニングする 工程で、前記コンタクトホール18底部に露出されてい たSiN膜13も、同時にエッチング除去され、前記コ ンタクトホール18の底部には、配線パターン12が露 出する。図1(C)の工程では、さらに前記層間絶縁膜 50 【0007】さらに、図2(D)の工程においてCu層20が図1(C)の構造上に、電解めっき法あるいはスパッタリング法により堆積され、さらに堆積したCu層20のうち、前記層間絶縁膜16上の部分を化学機械研磨(CMP)法により除去することにより、図2(E)に示すように、前記コンタクトホール18および配線溝19AがCuにより埋められたデュアルダマシン構造の多層配線構造が得られる。

【0008】かかるデュアルダマシン法による多層配線構造の形成方法は、コンタクトホール18をCuで埋める工程と配線溝19AをCuで埋める工程とが同時に実行されるため、また配線溝19Aを埋めるCuのうち、層間絶縁膜16上に堆積した部分を除去してCu配線パターンを形成する工程と平坦化工程とが同時に実行されるため、半導体装置の製造工程において、工程数の削減に有利である。

[0009]

【発明が解決しようとする課題】一方、図1(A)~図2(E)に示す従来のデュアルダマシン法による多層配線構造の形成工程では、図1(C)の工程で前記配線パターン12が露出されてしまうため、アッシング等によるレジスト膜19の除去工程、あるいは前記層間絶縁膜16上に残留するSiN膜17の除去工程等により、配線パターン12に損傷が加えられ、抵抗値が増大してしまうおそれがある。配線パターン12の代わりに基板中に拡散層が形成されている場合には、かかる損傷の結果リーク電流が増大する等も問題が生じる。

【0010】また、従来のデュアルダマシン法では、図 3(A)~(C) に示すように前記コンタクトホール1 8の位置と前記配線パターン12の位置とがずれている 場合、図3(C)に示すように前記配線溝16Aを形成 するドライエッチング工程において、下側の層間絶縁膜 11のうち、前記配線パターン12に隣接する部分が同 時にエッチングを受けてしまう問題が生じる。このよう なエッチングが生じると、前記配線パターン12の側壁 面が露出し、引き続くレジスト膜19のアッシングによ る除去工程において前記側壁面が酸化してしまい、配線 パターン12の抵抗値が増大してしまう。この問題は、 特に酸化しやすいCuを前記配線パターン12に使った 多層配線構造において深刻になる。また、かかる配線パ ターン12の側壁面は前記配線溝16Aを形成するドラ イエッチング工程の際にスパッタされることがあるが、 かかるスパッタが生じるとCu等の導電性粒子が層間絶 縁膜11に付着してしまい、短絡等の問題が引き起とさ れることがある。

【0011】かかる従来のデュアルダマシン法に係る問題点を解決するため、従来より前記配線溝16Aの形成工程の間、前記コンタクトホール18をレジストにより充填し、前記配線パターン12を保護することが提案さ

れている。図4(A)~(D)は、前記従来の提案にな るデュアルダマシン構造の形成方法を示す。ただし、図 4(A)~(D)中、先に説明した部分には同一の参照 符号を付し、説明を省略する。

【0012】図4(A)を参照するに、本実施例では図 1 (A) の構造が形成された時点で前記SiN膜17上 に、前記コンタクトホール18を埋めるようにレジスト 膜21を形成し、これを図4(B)の工程においてエッ チバックして、前記SiN膜17上に残留するレジスト 膜を除去する。かかるエッチバックの結果、図4 (B) の工程では前記コンタクトホール18を埋めるようにレ シストパターン21Aが形成され、レジストパターン2 1Aにより前記コンタクトホール18の底のSiN膜1 3および配線パターン12が保護される。

【0013】次に、図1(B)の工程に対応する図4 (C) の工程において前記SiN膜17上にレジスト膜 19が形成され、図4 (D) の工程においてフォトリソ グラフィーにより図1(B)に示すレジスト開口部19 Aが形成されるが、図4(C)の工程においてはコンタ クトホール18中のレジストパターン21Aがレジスト 膜19と容易に混合してしまい、レジスト混合部21B が前記コンタクトホール18に隣接して形成されやす い。かかるレジスト混合部21Bは露光・現像されても 残留しやすく、このため図4 (D) に示すように、前記 レジスト開口部19Aを介してドライエッチングを行な い、配線溝16Aを形成した場合、配線溝16A中にお いてコンタクトホール18を囲むようにエッチングされ ないパターンが前記レジスト混合部21Bに対応して残 留してしまい、配線溝16A中に断線等の欠陥が生じて しまう問題が生じる。

【0014】また、図4(A)~(D)の工程では、図 4 (B) のエッチバック工程において、特に有機層間絶 縁膜を使った場合、レジストパターン21Aの深さを制 御するのが困難である問題が生じる。これは、かかるエ ッチバック工程を酸素プラズマ中で行なった場合、エッ チング速度が非常に速くなり、またエッチング速度の面 内分布が不均一になるためである。さらに、かかる酸素 プラズマによるエッチングを行なった場合、ドライエッ チング装置の反応室内壁に付着しているポリマーが酸素 プラズマに曝露されることで剥離し、粒子となって半導 40-体装置基板上に付着して欠陥を形成する問題も生じる。 このような問題は、図4(B)のエッチパック工程を専 用のドライエッチング装置中において行なえば回避でき るが、その場合には半導体装置の製造工程が複雑にな り、製造費用が増大してしまう。

【0015】そとで、本発明は上記の課題を解決した、 新規で有用な半導体装置の製造方法を提供することを概 括的課題とする。本発明のより具体的な課題は、デュア ルダマシン法による多層配線構造の形成工程を含む半導 体装置の製造方法において、層間絶縁膜中にコンタクト

ホール形成後、配線バターン溝をドライエッチングによ り前記層間絶縁膜中に形成する際に、コンタクトホール 下の領域を、簡単な構成で効果的に保護できる半導体装 置の製造方法を提供することにある。

6

[0016]

【課題を解決するための手段】本発明は、上記の課題 を、請求項1に記載したように、層間絶縁膜中に開口部 を形成する工程と、前記層間絶縁膜上に、前記開口部を 埋めるように樹脂層を形成する工程と、前記層間絶縁膜 上から前記樹脂層を、溶媒中に溶解することにより除去 する工程と、前記開口部中に残留した樹脂層を硬化させ る工程と、前記開口部中に前記硬化した樹脂層が残留し た状態で、前記開口部に重畳するように、配線溝をドラ イエッチング工程により形成する工程とを含むことを特 徴とする半導体装置の製造方法により、または請求項2 に記載したように、前記樹脂層は感光性樹脂層よりな り、さらに前記層間絶縁膜上から前記樹脂層を除去する 工程は、前記感光性樹脂層を、全面的に略一様に露光す る工程と、前記露光した感光性樹脂層を、前記溶媒とし て現像液を使い、現像することにより除去する工程を含 むことを特徴とする請求項1記載の半導体装置の製造方 法により、または請求項3に記載したように、前記露光 工程は、前記感光性樹脂層を、前記開口部を解像しない 波長の光により露光する工程よりなることを特徴とする 請求項2記載の半導体装置の製造方法により、または請 求項4に記載したように、前記感光性樹脂は、前記開口 部を解像しない波長の光に感度を有することを特徴とす る請求項3記載の半導体装置の製造方法により、または 請求項5に記載したように、前記露光工程は、前記感光 性樹脂層を、前記開口部の底まで露光しない所定のドー ズ量以下のドーズ量で実行されることを特徴とする請求 項2記載の半導体装置の製造方法により、または請求項 6 に記載したように、前記硬化工程は、ベーキング工程 を含むことを特徴とする請求項1~5のうち、いずれか 一項記載の半導体装置の製造方法により、または請求項 7に記載したように、層間絶縁膜中に開口部を形成する 工程と、前記層間絶縁膜上に、前記開口部を埋めるよう **に樹脂層を形成する工程と、前記層間絶縁膜上から前記** 樹脂層を、溶媒中に溶解することにより除去する工程 と、前記開口部中に残留した樹脂層を硬化させる工程 と、前記開口部中に前記硬化した樹脂層が残留した状態 で、前記開口部に重畳するように、配線溝をドライエッ チング工程により形成する工程とを含むことを特徴とす る多層配線構造の形成方法により、または請求項8に記 載したように、前記樹脂層は感光性樹脂層よりなり、さ らに前記層間絶縁膜上から前記樹脂層を除去する工程 は、前記感光性樹脂層を、全面的に略一様に露光する工 程と、前記露光した感光性樹脂層を、前記溶媒として現 像液を使い、現像することにより除去する工程を含むこ 50 とを特徴とする請求項7記載の多層配線構造の形成方法

により、または請求項9に記載したように、前記露光工 程は、前記感光性樹脂層を、前記開口部を解像しない波 長の光により露光する工程よりなることを特徴とする請 求項8記載の多層配線構造の形成方法により、または請 求項10に記載したように、前記感光性樹脂は、前記開 口部を解像しない波長の光に感度を有することを特徴と する請求項9記載の多層配線構造の形成方法により、ま たは請求項11に記載したように、前記露光工程は、前 記感光性樹脂層を、前記開口部の底まで露光しない所定 のドーズ量以下のドーズ量で実行されることを特徴とす 10 N膜36、したがってその下の配線パターン33は、前 る請求項8記載の多層配線構造の形成方法により、また は請求項12に記載したように、前記硬化工程は、ベー キング工程を含むことを特徴とする請求項7~11のう ち、いずれか一項記載の多層配線構造の形成方法によ

# り、解決する。 [0017]

【発明の実施の形態】[第1実施例]図5 (A)~図7 (H)は、本発明の第1実施例による半導体装置の製造 工程を示す。図5 (A)を参照するに、拡散領域31 a, 31bを形成されたSi基板31上には、前記拡散 20 領域31aと31bとの間のフィールド酸化膜32上に ポリシリコンあるいはW等よりなる配線パターン33が 形成されており、前記配線パターン33はF(フッ素) ドープS i O2 などの低誘電率層間絶縁膜34により覆 われる。また、前記基板31上には、前記拡散領域31 aに隣接してゲート電極35が形成されている。

【0018】前記層間絶縁膜34は平坦化されており、 表面を薄いSiN膜よりなるエッチングストッパ膜36 により覆われている。一方、前記エッチングストッパ膜 36上にはFドープSiO, 等よりなる層間絶縁膜37 が堆積され、SiNよりなるエッチングストッパ膜38 を挟んでさらにその上にFドープSiO、等よりなる別 の層間絶縁膜39が堆積される。さらに、前記層間絶縁 膜39はSiNよりなる反射防止膜40により覆われ、 前記SiN反射防止膜40中には前記層間絶縁膜32に 対応して開口部が、ArFあるいはKrFエキシマレー ザを使ったフォトリソグラフィーにより、解像限界近傍 で形成され、さらに前記反射防止膜40中の開口部を介 して、前記SiNエッチングストッパ膜36を露出する コンタクトホール41が、前記層間絶縁膜39および3 7、および間のSiN膜38を貫通して形成されてい

【0019】次に、図5 (B) の工程において、前記S i N反射防止膜40上に前記コンタクトホール41を埋 めるように、i線レジスト膜42が、スピンコーティン グ法により塗布され、通常通りプリベークされる。さら に、図5 (B) の工程では、前記レジスト膜42はHg - i 線により一様に露光され、さらに現像液により現像 されることにより前記反射防止膜40上から除去され、 図5 (C) に示すように、前記コンタクトホール41

を、前記レジスト膜42の一部をなすレジストプラグ4 2Aが埋めた構造が得られる。図5(B)の露光工程に おいて、前記 i 線レジスト膜42の露光は、先にエキシ マレーザを使ったフォトリソグラフィーで形成されたコ ンタクトホール41を解像することはできず、したがっ て、前記コンタクトホール41を埋めるレジストプラグ 42 Aは現像工程を行なっても実質的に溶解されず、コ ンタクトホール41内に残留する。換言すると、図5 (C)の構造では、前記コンタクトホール41底のSi 記レジストプラグ42Aにより保護される。

【0020】次に、図6(D)の工程で、図5(C)構 造は、典型的には紫外線を照射しながらウェハを50~ 140°Cで100秒間程度ランピング加熱を行なうと とにより硬化処理あるいはベーク処理され、前記樹脂中 において重合反応が生じることにより、前記レジストプ ラグ42Aが固化する。さらに、図6(E)の工程で、 前記図6(D)のSiN反射防止膜40上に別のレジス ト膜43を形成し、通常の i 線を使ったフォトリソグラ フィーによりパターニングすることにより、前記レジス ト膜43中に、形成したい多層配線パターンに対応した レジスト開口部43Aを形成する。図6(E)の工程に おいては、前記コンタクトホール41中のレジストプラ グ42Aはすでに硬化しているため、i線レジスト膜4 3を前記SiN膜40上に形成しても、図4(C)で説 明したレジストのミキシングは生じない。また、図6 (E)の工程で前記別のレジスト膜43を露光する際に も、前記レジストプラグ42Aはすでに硬化しているた め露光されることはなく、このため前記レジスト膜43 を現像液によりパターニングしてレジスト開口部43A を形成しても、レジストプラグ42Aが溶解されること はない。

【0021】 さらに、図6 (F) の工程において、前記 レジスト膜43をマスクに前記SiN反射防止膜40を ドライエッチングし、前記層間絶縁膜39を露出した 後、これをエッチングガスあるいはエッチング条件を変 えて、SiNエッチングストッパ層38が露出するまで ドライエッチングし、前記層間絶縁膜39中に配線溝3 9 Aを形成する。その結果、図6 (F) に示すように、 前記配線溝39A中にレジストプラグ42Aが突出した。 構造が得られる。図6 (F) の工程では前記コンタクト ホール41中のSiN膜36がレジストプラグ42Aに より保護されているため、前記SiN膜40をドライエ ッチングしてもSiN膜36が除去されることはない。 【0022】次に、図7 (G) の工程で前記レジスト膜 43およびレジストプラグ42Aを酸素プラズマ中にお けるアッシングにより除去した後、前記コンタクトホー ル底部におけるSiN膜36がドライエッチングにより 除去され、さらに図7(H)の工程で前記コンタクトホ 50 ール41 および前記配線溝39 Aの表面にCuシード層

44Aがスパッタリングにより形成される。さらに前記 Cuシード層44Aを電極として電解めっきを行なうと とにより、前記コンタクトホール41および配線溝39 Aを埋めるCu配線パターン44Bが形成される。な お、前記Cu配線パターン44Bの形成は、図2

(D), (E)で説明したスパッタリングとCMP法に よる平坦化工程を組み合わせて形成してもよい。

[第2実施例] 図8 (A) ~図10 (H) は、本発明の 第2実施例による半導体装置の製造工程を示す。ただ し、先に説明した部分に対応する部分には同一の参照符 10 号を付し、説明を省略する。

【0023】本実施例では、図5(B)の工程に対応す る図8(B)の工程において前記SiN膜40上に、i 線レジスト膜42の代わりに熱硬化性樹脂膜42'を塗 布する。レジスト膜42と同様に、熱硬化性樹脂膜4 2'も前記コンタクトホール41を埋めるように形成さ れ、ブリベーク処理の後、図5 (C)の工程に対応する 図8(C)の工程で現像液により溶解され、前記SiN 膜40上に残留している樹脂膜42'が溶解・除去され る。その結果、図8(C)の工程では、前記コンタクト 20 半導体装置の製造工程を示す図(その1)である。 ホール41を部分的に埋める樹脂プラグ42A'が形成 される。

【0024】前記樹脂プラグ42A'は図6(D)に対 応する図9(D)の工程においてベーキング処理により 硬化され、さらに図6 (E)  $\sim 7$  (H) の工程に対応す る図9(E)~10(H)の工程により、図10(H) に示すように、図7 (H) と同様な所望の多層配線構造 が得られる。以上、本発明を半導体装置における多層配 線構造の形成について説明したが、本発明による多層配 線構造は半導体装置以外にも、ブリント回路基板等にお 30 いて適用可能である。

【0025】以上、本発明を好ましい実施例について説 明したが、本発明は上記の特定の実施例に限定されるも のではなく、特許請求の範囲に記載した要旨内において 様々な変形や変更が可能である。

# [0026]

【発明の効果】請求項1~12記載の本発明の特徴によ れば、デュアルダマシン法により多層配線構造を形成す る場合、開口部を樹脂プラグで塞ぎ、その際樹脂プラグ を硬化させておくことにより、開口部形成に続くレジス 40 トプロセスにより、開口部に重畳して配線溝を形成する 場合でも、配線溝形成に使われるレジストが樹脂プラグ とミキシングすることなく、また樹脂プラグが露光され ることもなく、簡単かつ確実にデュアルダマシン構造の

多層配線構造を形成することができる。

【図面の簡単な説明】

【図1】(A)~(C)は、従来のデュアルダマシン法 による多層配線構造の形成方法を示す図(その1)であ

【図2】(D)~(E)は、従来のデュアルダマシン法 による多層配線構造の形成方法を示す図 (その2) であ る。

【図3】(A)~(C)は、従来のデュアルダマシン法 の問題点を説明する図である。

【図4】(A)~(D)は、従来の別のデュアルダマシ ン法による多層配線構造の形成方法を示す図である。 【図5】(A)~(C)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その1)である。

【図6】(D)~(F)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その2)である。

【図7】(G)~(H)は、本発明の第1実施例による 半導体装置の製造工程を示す図(その3)である。

【図8】(A)~(C)は、本発明の第2実施例による

【図9】(D)~(F)は、本発明の第2実施例による 半導体装置の製造工程を示す図(その2)である。

【図10】(G)~(H)は、本発明の第2実施例によ る半導体装置の製造工程を示す図(その3)である。 【符号の説明】

11,31 基板

12,33 配線パターン

13, 15, 17, 36, 38, 40 SiNエッチン グストッパ

14, 16 層間絶縁膜

16A, 39A 配線溝

18.41 コンタクトホール

19,43 レジスト膜

19A, 43A レジスト開口部

20 Cu層

20A、44B Cu配線パターン

31a, 31b 拡散領域

32 フィールド酸化膜

42 レジスト膜


42' 樹脂膜

42A レジストプラグ

42A' 樹脂プラグ


44A Cuシード層


·



【図7】


# (G)~(H)は、本発明の第1実施例による半導体装置の製造工程を示す図(その3)






【図2】


### (D)〜(E)は、従来のデュアルダマシン法による多層配線構造の 形成方法をも示す図(その2)






【図3】

# (A)~(C)は、従来のデュアルダマシン法の問題点を説明する図




【図4】


(A)~(D)は、従来の別のデュアルダマシン法による多層配線構造の 形成方法を示す回



【図10】


#### (G)~(H)は、本祭明の第2実施例による半導体装置の製造工程 を示す図(その3)






【図5】

### (A)~(C)は,本発明の第1実施例による半導体装置の製造工程 も示す図(その1)




【図6】

(D)~(F)は、本発明の第1実施例による半導体装置の製造工程 を示す図(その2)




[図8]

(A)~{C)は、本発明の第2実施例による半導体装置の製造工程を示す図(その1)



[図9]

# (D)~(F)は、本発明の第2実施例による半導体装置の製造工程を示す図(その2)



# フロントページの続き

(72)発明者 畠中 公栄

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 駒田 大輔

愛知県春日井市高蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(72)発明者 若杉 幸宏

愛知県春日井市髙蔵寺町二丁目1844番2

富士通ヴィエルエスアイ株式会社内

(72) 発明者 羽入 勇

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

Fターム(参考) 5F033 HH11 JJ11 KK04 KK19 MM02

MM12 PP15 PP27 QQ04 QQ09

QQ10 QQ11 QQ21 QQ25 QQ37

QQ48 QQ74 RR06 RR11 SS22

TT02 XX01 XX08